西门子EDA Tessent UltraSight-V助力RISC-V处理器开发

随着多核片上系统 (soc) 的复杂性不断增加，SoC 调试变得越来越具有挑战性。这些系统的软件调试和优化工作正在不断升级，从而增加了开发时间、工作量和成本。现在迫切需要更高效、更具可扩展性的调试方法来帮助工程师快速发现并解决硬件和实时软件问题。

Tessent UltraSight-V 是用于 RISC-V 调试和跟踪的完整端到端解决方案，其设计符合官方 RISC-V E-Trace 规范。该嵌入式 IP 和软件解决方案提供全面、高效的调试和跟踪功能，这些功能可与行业标准工具集成，帮助嵌入式软件工程师开发高性能嵌入式软件。

Tessent UltraSight-V 是 Tessent 嵌入式分析产品系列的一部分，采用了高效的非侵入式技术，例如基于高效跟踪 (E-Trace) 标准的高度压缩编码处理器跟踪、日志记录、高速接口(USB 2.0) 和 DMA，以实现快速代码上传。该解决方案极大限度限度地减少了调试延迟，加快了 SoC 项目的进程，从而使您能够在市场截止日期前完成上市过程。

RISC-V 处理器的高度压缩跟踪解决方案

复杂系统容易出现不理想的软件行为。Tessent UltraSight-V 的增强型跟踪编码器 (ETE) 提供了一种实时监控 CPU 程序执行的机制。它可对指令执行过程（可选地为数据内存访问过程）进行编码。它还能够以高度压缩的格式输出跟踪，从而大幅节省了带宽，在大型复杂系统中尤为如此。设备执行可以完全离线重建。非侵入式 ETE 的工作延迟极小，因此不会影响性能。

筛选跟踪可以帮助您进一步调查问题。增强型跟踪编码器支持 E-Trace 规范中的所有强制和选配功能。它还可以提供周期精确的跟踪，从而为软件性能优化提供见解。

RISC-V 处理器的完整调试和跟踪解决方案

Tessent UltraSight-V 包括一组 IP 模块和主机软件，它们对软件应用程序在系统中的行为方式具有广泛可见性。处理器分析模块提供运行控制功能。借助直接内存访问 IP 模块可将代码上传到 SoC，其速度为正常 GDB 加载速度的 70-100 倍。借助静态仪器 IP 模块，可通过数量仅为原来二十分之一的指令完成带时间戳的 printf 风格调试。虚拟控制台模块于在目标上运行的软件和调试主机之间提供了一个双向通信通道。它取代了传统的基于 UART 的通信，无需额外的物理端口。可扩展的专用基础设施可确保实现非侵入式监控。该基础设施可通过 USB、JTAG 或 PCIe 接口访问（见图1）。UltraSight-V 中的主机软件与 GDB、OpenOCD 和 VS Code 等常见 IDE 集成（见图2）。

▲ 图 1

▲ 图 2

总结

综上所述，Tessent UltraSight-V 是面向 RISC-V 处理器的全面调试和跟踪解决方案，它结合了嵌入式 IP 和软件，能够实现高效的调试和跟踪，同时还与行业标准工具集成，为高性能嵌入式软件的开发提供支持。

要点包括：

它是 RISC-V 调试和跟踪的完整解决方案。

它的设计符合官方 RISC-V 跟踪规范。

它是由嵌入式 IP 和软件组成的端到端解决方案。

它提供了全面、高效的调试和跟踪功能。

它与行业标准工具集成。

它使得嵌入式软件工程师能够开发高性能嵌入式软件。

Tessent UltraSight-V 的功能体现了西门子在 RISC-V 调试和跟踪解决方案方面的深厚专业知识和领先地位。

如需了解 Tessent UltraSight-V 和西门子 EDA 的其他嵌入式分析解决方案的详细信息，请点击此处查阅。